072-685-8847 RF & Technology 
HOME製品情報技術情報リンクFAQ製品購入会社概要お問合せカスタム対応半田付けTipsサイトマップEnglish page

 技術情報 CC2510
ブロック図・概要



CC2510は、コアに8051互換のMCUを搭載しています。フラッシュROMを搭載していますので、単体でポート制御・無線通信を行うことが可能です。

12bitのA/D変換機を8チャネル(切り替え)搭載しており、内部リファレンス1.25V及び外部リファレンス(maxVddV)に対してA/D変換が可能です。電源電圧用と内部温度測定用にそれぞれ用意されているので、電源電圧低下や温度も測定することができます。
I/Oは、21本持っています。そのうち8本はA/Dと共用になります。また2本はプログラミング・デバッグと共用です。
USARTが2本、I2Sなど周辺とのインターフェースも豊富です。

無線部は、2.4GHz帯のISM周波数帯を使用しています。チップ内部にパワーアンプ、受信アンプ、送受信の切替が入っており、完全なトランシーバーを形成しています。従って、少しの外付け部品により高機能な無線ユニットを構成することが可能です。周波数が高いため、小型のアンテナで通信することができます。

通信のプロトコルは独自のもので、レジスタの設定によりパラメータの変更が可能です。通信速度や変調方式など細かな設定ができるようになっていますので、用途に応じた使い分けが可能です。転送先アドレスやCRCを付加することも可能です。

その他、PWM出力やDMA、I2S、乱数発生器、暗号化コプロセッサもあり、小さいながら非常に多機能なマイコンとなっています。

メモリマップ



メモリはプログラム用として0〜7FFFHまでの32kbyteを使用することが可能です。フラッシュROMへのプログラム転送は、ポートを通して行います。SRAMは4kbyte搭載しています。

SFRで、ポートの入出力設定やタイマ、割り込みなど各種設定を行います。

I/Oポート

    

I/Oポートの割り当てはこのように変更することができます。A/D、USART、I2Sなどを使い分けることが可能です。プログラミング、デバッグは、DEBUG用のピンを使用して行います。

SFR

    

SFRレジスタの一覧です。ポートの制御、割り込みやタイマ動作など各種設定を行います。詳細はデータシートをご覧ください。

無線部レジスタ

XDATA
Address
Register Description (詳細) Retention
 (保持)
0xDF00 SYNC1 Sync word, high byte Y
0xDF01 SYNC0 Sync word, low byte Y
0xDF02 PKTLEN Packet length Y
0xDF03 PKTCTRL1 Packet automation control Y
0xDF04 PKTCTRL0 Packet automation control Y
0xDF05 ADDR Device address Y
0xDF06 CHANNR Channel number Y
0xDF07 FSCTRL1 Frequency synthesizer control Y
0xDF08 FSCTRL0 Frequency synthesizer control Y
0xDF09 FREQ2 Frequency control word, high byte Y
0xDF0A FREQ1 Frequency control word, middle byte Y
0xDF0B FREQ0 Frequency control word, low byte Y
0xDF0C MDMCFG4 Modem configuration Y
0xDF0D MDMCFG3 Modem configuration Y
0xDF0E MDMCFG2 Modem configuration Y
0xDF0F MDMCFG1 Modem configuration Y
0xDF10 MDMCFG0 Modem configuration Y
0xDF11 DEVIATN Modem deviation setting Y
0xDF12 MCSM2 Main Radio Control State Machine configuration Y
0xDF13 MCSM1 Main Radio Control State Machine configuration Y
0xDF14 MCSM0 Main Radio Control State Machine configuration Y
0xDF15 FOCCFG Frequency Offset Compensation configuration Y
0xDF16 BSCFG Bit Synchronization configuration Y
0xDF17 AGCCTRL2 AGC control Y
0xDF18 AGCCTRL1 AGC control Y
0xDF19 AGCCTRL0 AGC control Y
0xDF1A FREND1 Front end RX configuration Y
0xDF1B FREND0 Front end TX configuration Y
0xDF1C FSCAL3 Frequency synthesizer calibration N
0xDF1D FSCAL2 Frequency synthesizer calibration N
0xDF1E FSCAL1 Frequency synthesizer calibration N
0xDF1F FSCAL0 Frequency synthesizer calibration Y
0xDF23 TEST2 Various Test Settings Y
0xDF24 TEST1 Various Test Settings Y
0xDF25 TEST0 Various Test Settings Y
0xDF2E PA_TABLE0 PA output power setting Y
0xDF2F IOCFG2 Radio test signal configuration (P1_7) Y
0xDF30 IOCFG1 Radio test signal configuration (P1_6) Y
0xDF31 IOCFG0 Radio test signal configuration (P1_5) Y
0xDF36 PARTNUM Chip ID[15:8] NA
0xDF37 VERSION Chip ID[7:0] NA
0xDF38 FREQEST Frequency Offset Estimate NA
0xDF39 LQI Link Quality Indicator NA
0xDF3A RSSI Received Signal Strength Indication NA
0xDF3B MARCSTATE Main Radio Control State NA
0xDF3C PKTSTATUS Packet status NA
0xDF3D VCO_VC_DAC PLL calibration current NA

無線部レジスタの一覧です。通信速度や変調方式などを決定します。TI社の開発ツール SmartRF Studio を使用することによりこれらの設定が簡単に行えます。詳細はデータシートをご覧ください。

データシート


最新のデータシート・アプリケーションノートは、こちらからダウンロードが行えます。(英語)
http://focus.tij.co.jp/jp/docs/prod/folders/print/cc2510f32.html#technicaldocuments

(C) 2006. K2-denshi,INC. ALL RIGHTS RESERVED.